【CNMO科技消息】近日，Cadence在第三季度业绩电话会上表示，随着AI融入电子设计自动化工具，芯片设计效率有望较20至25年前提升约1000倍。公司同时再次上调全年业绩预期。
Cadence首席执行官阿尼鲁德·德夫甘称，20年前IBM和Intel设计一款CPU需要500人工作5年，如今约50人用6个月即可完成，效率已提升约100倍；AI预计还能在此基础上带来5至10倍的效率提升。
公司当天发布面向半导体和系统设计的Maestro AI模型系列。该系列基于开放权重模型，并使用Cadence设计工具和数据进行后训练，还可根据设计任务在自有模型和外部前沿模型之间进行选择。Cadence称，初步结果显示，与通用基础模型相比，Maestro最高可将设计质量提升30%，并将令牌使用效率提升至5倍。
Cadence计划将Maestro与ChipStack、InnoStack和AuraStack等AI设计代理结合。德夫甘表示，三星晶圆代工在第三季度采用InnoStack，用于提高工艺迁移和设计技术协同优化效率。瑞萨MCU开发团队在多项工作中使用InnoStack后，生产效率提升至34倍；联发科将ChipStack用于量产数字验证流程后，验证覆盖率提高50%至70%，工程师工作量降至原来的二分之一至约七成。
Cadence第三季度营收为16.3331亿美元，同比增长22%；剔除一次性费用后的非公认会计准则营业利润率为44.1%，每股收益为2.11美元，同比增长9%。第三季度末订单积压金额达到82亿美元，创历史新高。公司将全年营收预期上调至63.87亿至64.17亿美元，并将预计同比增幅由第二季度业绩发布时的19%进一步上调至21%。
